UL. 2 7 2004 W	U.S. Pater s are required to respond to a collection	PTO/SB/21 (08-03) Approved for use through 08/30/2003. OMB 0651-0031 at and Trademark Office; U.S. DEPARTMENT OF COMMERCE on of information unless it displays a valid OMB control number. 10/710,490			
OUnder the Colerwork Reduction Actor	Application Number	10/710,490			
TRANSMITTAL	Filing Date	7/15/2004			
FORM	First Named Inventor	CHING-YEN WU			
(to be used for all correspondence after initial filing)	Art Unit				
(to be been an an an an	Examiner Name				
3	Attorney Docket Number	VIAP0116USA			
Total Number of Pages in This Submission	CLOSURES (Check all the				
Certified Copy of Priority Document(s)  Response to Missing Parts/ Incomplete Application  Response to Missing Parts under 37 CFR 1.52 or 1.53	Drawing(s)  Licensing-related Papers  Petition Petition to Convert to a Provisional Application Power of Attorney, Revocation Change of Correspondence Ad Terminal Disclaimer Request for Refund CD, Number of CD(s)	Identify below):			
Firm Winston Hsu, Reg. No.: 41,526					
Individual name					
Signature VUMMEN GOV					
Date	501280C	SOMMAIL INC			
CEDT	IFICATE OF TRANSMISS	ON/MAILING Or deposited with the United States Postal Service with Parents, P.O. Box 1450, Alexandria, VA 22313-1450 or			

Signature This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the gathering, preparing, and submitting the complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Information Officer, U.S. Department of Commence, P.O. Box 1450, Alexandria, VA 22313-1450.

Date

JUL 2 7 2004

PTO/SB/17 (10-03)
Approved for use through 07/31/2006. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
o a collection of information unless it displays a valid OMB control number.

			no persons are require		<u>зропа то</u>	u conoc		Con	nplete if Known	
FFI	FTF	RANS	MITTA	┕┟	Applica	ation N	umbe	r	10/710,490	
				T				7/15/2004		
	for	FY 2	004	First Named Inventor CH		CHING-YEN WU				
Effective 10/01/2003. Patent fees are subject to annual revision.					Examiner Name					
Applicant cl	laims small	entity status. S	ee 37 CFR 1.27		Art Un			$\neg$		
TOTAL AMOL			(\$) 0.00		Attorney Docket No. VIAP0116USA					
			all that apply)				FEE	CAI	LCULATION (continued)	
METHOD OF PAYMENT (check all that apply)  Check Credit card Money Other None Order					DDITI			S		
✓ Deposit Acc	count:			Fee	Fee		Fee		Fee Description	Fee Paid
Deposit Account 5	0-3105			1051	. (*,	2051	65		arge - late filing fee or oath	
Number Deposit Account			1052	50	2052	25	Surch	arge - late provisional filing fee or sheet	<u> </u>	
Name			1053	130	1053	130	Non-f	English specification	<b> </b>	
The Director is authorized to: (check all that apply)			1812	2,520	1812	2,520	For fil	ing a request for ex parte reexamination	` <del> </del>	
Charge fee(s) indicated below Credit any overpayments			1804	920	1804	920*	Requ Exam	esting publication of SIR prior to niner action	<u> </u>	
Charge any additional fee(s) or any underpayment of fee(s) Charge fee(s) indicated below, except for the filing fee			1805	5 1,840	1805	1,840*	Requ	uesting publication of SIR after niner action		
to the above-iden	tified deposit	account.		125	1 110	2251	55		nsion for reply within first month	
		ALCULATIO	<u> </u>	125	2 420	2252	210		ension for reply within second month	<b> </b>
1. BASIC FIL	ING FEE			125	3 950	2253			ension for reply within third month	
	e Fee	Fee Description	Fee Paid	125	4 1,480	2254			ension for reply within fourth month	<b> </b>
Code (\$) Co	ode (\$)	Little fling for		125	5 2,010	2255	1,00	5 Exte	ension for reply within fifth month	
1001	001 385	Utility filing fee Design filing fe		140	1 330	2401			ice of Appeal	
1002	002 170 003 265	Plant filing fee		140	2 330	2402			ng a brief in support of an appeal	<b> </b>
1	003 265	Reissue filing		140	3 290	2403			uest for oral hearing	<b> </b>
1004 1.0	004 363	Provisional fili		145	1,510	1			ition to institute a public use proceeding	<u> </u>
1000 100 2	000			145	2 110	245	25	5 Peti	ition to revive - unavoidable	

(4) (5) 0.00	1452	110	2452	55 Pelition to levive - dilavoldable	
SUBTOTAL (1) (\$) 0.00	1453	1,330	2453	665 Petition to revive - unintentional	
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE	1501	1,330	2501	665 Utility issue fee (or reissue)	
Fee from Extra Claims below Fee Paid	1502	480	2502	240 Design issue fee	
Total Claims -20** = X =	1503	640	2503	320 Plant issue fee	
independent X = X	1460	130	1460	130 Petitions to the Commissioner	
Claims Multiple Dependent = =	1807	50	1807	50 Processing fee under 37 CFR 1.17(q)	
	1806	180	1806	180 Submission of Information Disclosure Stmt	
Large Entity   Small Entity   Fee Fee Fee Fee Fee Description   Code (\$)   Code (\$)	8021	40	8021	Recording each patent assignment per property (times number of properties)	
1202 18 2202 9 Claims in excess of 20	1809	770	2809	final rejection	
1201 86 2201 43 Independent claims in excess of 3			2040		
1203 290 2203 145 Multiple dependent claim, if not paid	1810	770	2810	examined (37 CFR 1.129(b))	
1204 86 2204 43 ** Reissue independent claims over original patent	180	1 770	2801	385 Request for Continued Examination (RCE)	
1205 18 2205 9 ** Reissue claims in excess of 20 and over original patent	1802	900	1802	900 Request for expedited examination of a design application	
		r fee (s			
SUBTOTAL (2) (\$) 0.00	*Red	duced b	y Basic F	Filing Fee Paid SUBTOTAL (3) (\$) 0.00	

\*\*or number previously paid, if greater; For Reissues, see above (Complete (if applicable)) SUBMITTED BY Telephone 886289237350 Registration No. 41,526 Winston Hsu (Attorney/Agent) Name (Print/Type) Date Signature

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

De INCLUDED ON THIS TORM. Provide credit card information and authorization on P1U-2U38.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, use including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on including gathering, preparing to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and the amount of time you require to complete his form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and the amount of time you require to complete his form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and the amount of time you require to complete his form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and the amount of time you require to complete his form and/or suggestions for Patents. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.



PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

## **DECLARATION** — Supplemental Priority Data Sheet

Additional foreign app	lications:	· · · · · · · · · · · · · · · · · · ·		
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO
092128617	Taiwan R.O.C	10/15/2003		
		1		
	:			
		•		

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.





## 인도 인도 인도 인도



# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OFF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 <u>2003</u>年 <u>10</u>月 <u>15</u>日 Application Date

申 請 案 號: 092128617

Application No.

申 請 人: 威盛電子股份有限公司

Applicant(s)

# CERTIFIED COPY OF PRIORITY DOCUMENT

局 長 Director Géneral



發文日期: 西元 <u>2004</u> 年 <u>2</u> 月 <u>17</u>日 Issue Date

發文字號: Serial No. 09320147570



인데 인터 인터 인터 인터 인터 인터 인터 인터



申請日期:	IPC分類	
申請案號:		

(以上各欄	由本局填	% 明
_	中文	時脈暨資料回復電路
發明名稱	英文	CLOCK AND DATA RECOVERY CIRCUIT
	姓 名(中文)	1. 吳清延
=	姓 名 (英文)	1. WU, CHING-YEN
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW
	住居所 (中 文)	1. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	1.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 威盛電子股份有限公司
三、 申請人 (共1人)	名稱或 姓 名 (英文)	1. VIA TECHNOLOGIES INC.
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中 文)	1. 台北縣新店市中正路五三三號八樓 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	代表人 (中文)	1. 王雪紅
	代表人 (英文)	1. WANG, HSUEH-HUNG




#### 四、中文發明摘要 (發明名稱:時脈暨資料回復電路)

本發明係提供一種時脈暨資料回復電路,其係依據一輸入資料及一相關於該輸入資料之參考時脈訊號以產生一回復時脈訊號,該電路包含一用來依據該參考時脈訊號產生 M個相位互異之分離時脈訊號之相移器、一用來依據該輸入資料及該 M個分離時脈訊號產生一選擇訊號之資料取樣器、一用來依據該選擇訊號輸出二相鄰之分離時脈訊號及至少一內差時脈訊號之初階相位選擇器、一用來 選擇該二相鄰分離時脈訊號及該內差時脈訊號中之一作為一選定時脈訊號並輸出之多工器、一相位偵測器、以及一進階相位選擇器。

### 五、英文發明摘要 (發明名稱:CLOCK AND DATA RECOVERY CIRCUIT )

A clock and data recovery circuit for generating a re-timed clock according to input data and a reference clock corresponding to the input data has a phase shifter for generating M discrete clocks according to the reference clock, a data sampler for generating a select signal according to the input data and the M discrete clocks, a primary phase selector for outputting two





四、中文發明摘要 (發明名稱:時脈暨資料回復電路)

# 五、英文發明摘要 (發明名稱:CLOCK AND DATA RECOVERY CIRCUIT )

consecutive discrete clocks and at least an intervening clock according to the select signal, a multiplexer for selecting and outputting a select clock selected from a group consisting of the two consecutive discrete clocks and the intervening clock, a phase detector, and an advanced phase selector.



#### 六、指定代表圖

- (一)、本案代表圖為:第\_\_\_四\_\_\_\_圖
- (二)、本案代表圖之元件代表符號簡單說明:
- 50 時脈暨資料回復電路
- 52 相 移 器
- 54 計數器
- 56 資料取樣器
- 58 初階相位選擇器
- 60 多工器
- 62 相位偵測器
- 64 進階相位選擇器

一、本案已向			
國家(地區)申請專利	申請日期	<b>案</b> 號	主張專利法第二十四條第一項優先權
	,		
•	•		
		無	
		•	
· · · · · · · · · · · · · · · · · · ·			
二、□主張專利法第二-	<b>十五條之一第一項</b>	優先權:	
申請案號:	•		
日期:		無	
三、主張本案係符合專和	<b>刊法第二十條第一</b>	項□第一款但書或□	第二款但書規定之期間
日期:			
	느사띠에서		
四、	子於國外:		
寄存國家: 寄存機構:		無	
寄存日期:			
寄存號碼:			
□有關微生物已寄存	序於國內(本局所指	定之寄存機構):	
寄存機構:		_	
寄存日期:		<del>無</del>	
寄存號碼:			
□熟習該項技術者易	於獲得,不須奇存	- 0	
	•		
	<b>I</b> I .		
		•	

#### 五、發明說明 (1)

#### 【技術領域】

本發明係相關於一種串列資料傳輸系統(serial data communications),尤指一種應用於串列資料傳輸系統中之時脈暨資料回復電路(clock and data recovery circuit, CDR)。

#### 【先前技術】

相較於並列資料傳輸系統 (parallel data communications), 串列資料傳輸系統具有體積小及傳輸距離遠之優點。雖然串列資料傳輸系統之資料傳輸速率較並列資料傳輸系統之資料傳輸速率為慢,然而近年來,一些如 USB1.1及 USB2.0之串列資料傳輸裝置已彌補傳輸速率較慢之缺點,其中 USB1.1之資料傳輸速率可達12Mbps,而 USB2.0之資料傳輸速率更可高達 480Mbps。

請參閱圖一為習知一串列資料傳輸系統之示意圖。串列資料傳輸系統10包含一用來發送資料之發送器12、一連接於發送器12用來傳輸資料之串列匯流排14、及一用來接收串列匯流排14所傳來之資料之接收器16。請參閱圖二為串列資料傳輸系統10中發送器12之輸出資料DATAout及接收器16所接收到之輸入資料DATAin係不





#### 五、發明說明 (2)

同步於發送器 12所發送之輸出資料 DATA out, 亦即輸入資料 DATA in 之相位係不同於輸出資料 DATA out 之相位,因此,接收器 16內必需包含一時脈暨資料回復電路 (以下簡稱 CDR) 20,以儘可能地對存在於輸入資料 DATA in 與輸出資料 DATA out 間之相位差作調整,以達成正確地判讀輸入資料 DATA in。

圖一中所顯示之接收器 16包含一用以加強信號之前端放 大器 18與一 CDR 20, 其中 CDR 20可為一兼具類比型 CDR之 高資料傳輸速率及數位型 CDR之低雜訊干擾的優點之混合 型 CDR(hybrid), CRD 20依據輸入資料 DATA in 以產生對應 之回復資料 DATArd (recovery data)及回復時脈訊號 CLKrt (re-time clock)。 CDR 20包含一依據一參考時脈訊號 CLKre產生複數個相位互異之分離時脈訊號CLKdi之相移器 22(舉例來說,相移器22產生24個相位互異之分離時脈訊 號CLKo至CLK345,換言之,任二相鄰之分離時脈訊號 CLKdis間之相位差皆等於十五度)、一用來計算輸入資料 DATA<sub>in</sub>中由"0"變化至"1"之升緣 (rising edge)數以決定 開始取樣的之計數器 24、一接收該 24個分離時脈訊號 CLKo 至 CLK 345 與輸入資料 DATA in 並據以輸出一選擇訊號 CS之資 料取樣器 26(選擇訊號 CS係相關於輸入資料 DATA in 之升緣 係 落 於 該 24個 分 離 時 脈 訊 號  $CLK_0$  至  $CLK_{345}$  中 那 雨 個 相 鄰 之分離時脈訊號 CLK dis之間)、一電連接於資料取樣器 26 之相位選擇器28、一用來依據相位選擇器28所輸出之相





#### 五、發明說明(3)

位選擇訊號 PS以對 24個分離時脈訊號 CLK<sub>0</sub>至 CLK<sub>345</sub>選擇其一輸出之多工器 30、以及一用來依據多工器 30所輸出之選定時脈訊號 CLK<sub>cs</sub>與輸入資料 DATA<sub>in</sub>間之相位差來修正相位選擇器 28所輸出之相位選擇訊號 PS之相位偵測器 32。其中,相移器 22之參考時脈訊號 CLK<sub>ref</sub>之頻率約等於發送器 12所發送之輸出資料 DATA<sub>out</sub>之頻率。

請參閱圖三為 CDR 20中資料取樣器 26之內部電路圖。資料取樣器 26包含 24個 D型正反器 34,所有 D型正反器 34之時脈輸入端 CLK皆電連接於輸入資料 DATA<sub>in</sub>,而 D型正反器 34之 訊號輸入端 D係分別電連接於相移器 22所產生之分離時脈訊號 CLK<sub>0</sub>至 CLK<sub>345</sub>。 D型正反器 34之訊號輸出端 Q可顯示出輸入資料 DATA<sub>in</sub>之升緣係落於該 24個分離時脈訊號 CLK<sub>0</sub>至 CLK<sub>345</sub>中那兩個相鄰之分離時脈訊號之間。舉例來說,若輸入資料 DATA<sub>in</sub>之升緣係落於於 24個分離時脈訊號 CLK<sub>135</sub>及 CLK<sub>150</sub>之間,資料取樣器 26所輸出之選擇訊號 CS例如為 003FFFx,代表對多工器 30選擇的分離時脈訊號

CDR 20之運作過程略述如下(在計數器 24計算 CDR 20所接收到之輸入資料 DATA<sub>in</sub>中之升緣數大於一預定值後,即第二、三筆資料以後較穩定下):在判讀輸入資料 DATA<sub>in</sub>之升緣係落於例如分離時脈訊號 CLK<sub>135</sub>及分離時脈訊號 CLK<sub>150</sub>之間後,資料取樣器 26產生對應於分離時脈訊號





#### 五、發明說明 (4)

CLK<sub>150</sub>之選擇訊號 CS(003FFFx);之後,相位選擇器 28依據選擇訊號 CS與相位偵測器 32所產生之校正訊號 CR,產生一相位選擇訊號 PS,以控制多工器 30輸出分離時脈訊號 CLK<sub>150</sub> 及分離時脈訊號 CLK<sub>165</sub>中之一作為選定時脈訊號 CLK<sub>cs</sub>;最後,輸出於多工器 30之選定時脈訊號 CLK<sub>cs</sub>;最後,輸出於多工器 30之選定時脈訊號 CLK<sub>cs</sub>即為回復時脈訊號 CLK<sub>rt</sub>,而回復時脈訊號 CLK<sub>rt</sub>,而回復時脈訊號 CLK<sub>rt</sub>,而回復時脈

由於相移器 22產生之分離時脈訊號 CLK dis 傳輸至多工器 30的過程中,難免會有相位的偏移,因此,多工器 30實際上所輸出之選定時脈訊號 CLK cs 仍與理想上對應於輸入資料 DATA in 之理想分離時脈訊號 CLK cs 並不見得就是輸入資料 DATA in 所真正對應之回復時脈訊號 CLK cs 並不見得就是輸入資料 DATA in 所真正對應之回復明脈訊號 CLK cs 與輸入資料 DATA in 間之相位關係,來進一步修正資料取樣器 26所輸出之選擇訊號 CS,而於相位選擇器 28上產生相位選擇訊號 PS,以進一步控制多工器 30輸出選定時脈訊號 CLK cs 或選定時脈訊號 CLK cs 或 時脈訊號 CLK dis 。詳言之,若相位偵測器 32值测出選定時脈訊號 CLK cs 係落後於輸入資料 DATA in,則相位偵測器 32所發出之校正訊號 CR會累加一於資料取樣器 26接下來所產生之選擇訊號 CS以形成相位選擇訊號 PS。舉例來說,若多工器 30所輸出之分離時脈





#### 五、發明說明 (5)

訊號 CLK<sub>180</sub> (亦即選定時脈訊號 CLK<sub>cs</sub>)係落後於輸入資料 DATA<sub>in</sub>,則相位偵測器 32所發出之校正訊號 CR會累加一於資料取樣器 26所產生之選擇訊號 CS以形成相位選擇訊號 PS,亦即,若多工器 30受控於資料取樣器 26依據接下來之輸入資料 DATA<sub>i</sub>所產生之選擇訊號 CS原本應輸出分離時脈訊號 CLK<sub>180</sub>,今由於校正訊號 CR之累加一作用,而改輸出分離時脈訊號 CLK<sub>180</sub>(亦即選定時脈訊號 CLK<sub>cs</sub>)係領先於輸入資料 DATA<sub>in</sub>,則相位偵測器 32所發出之校正訊號 CR會累減一於資料取樣器 26所產生之選擇訊號 CS以形成相位選擇訊號 PS,亦即,若多工器 30受控於資料取樣器 26依據接下來之輸入資料 DATA<sub>in</sub>,所產生之選擇訊號 CS原本應輸出分離時脈訊號 CLK<sub>180</sub>,今由於校正訊號 CR之累減一作用,而改輸出分離時脈訊號 CLK<sub>180</sub>,今由於校正訊號 CR之累減一作用,而改輸出分離時脈訊號 CLK<sub>165</sub>。

就 CDR 20而言,相移器 22所產生之分離時脈訊號 CLK dis之多寡係直接相關於輸入資料 DATA in 所能忍受之相位抖動 (phase jitter)的大小,亦即,相移器 22所產生之分離時脈訊號 CLK dis 越多, CDR 20所產生之回復時脈訊號 CLK rt 就越同步於輸入資料 DATA in ,輸入資料 DATA in 就能忍受較大的相位抖動,而 CDR 20所產生之回復資料 DATA rd 也就更正確, CDR 20所產生之回復資料 DATA rd 也就較低之位元錯誤率 (bit error rate, BER)。然而,為了能儘可能正確地判讀輸入資料 DATA in, CDR 20中之資料取






#### 五、發明說明 (6)

樣器 26必需包含足夠數量之 D型正反器(或任何具有相位延運電路實現),而這些 D型正反器不僅需占據 CDR 20所在之積體電路非常大的面積外,這些 D型正反器尚會消耗大量的功率。

#### 【內容】

因此本發明之主要目的在於提供一種時脈暨資料回復電路,可降低資料取樣器 26內 D型正反器數目,以解決習知技術之缺點。





#### 五、發明說明 (7)


選擇訊號到該多工器,用以調整該選定時脈訊號之選擇,與一初階校正訊號到該初階相位選擇器,用以調整該二相鄰之分離時脈訊號及對應的至少一內差時脈訊號。

由於本發明之時脈暨資料回復電路之相移器及資料取樣器中僅需包含少量之 D型正反器,於選擇該選定時脈訊號時所不足的時脈訊號可藉由內差二相鄰之分離時脈訊號之方式產生,因此,本發明之時脈暨資料回復電路具有較小的體積,當然也就只會消耗較少的功率。

#### 【實施方法】

本發明之較佳實施例中之 CDR的相移器所產生較少於習知數目的 M個分離時脈訊號 CLK dis, 再從任二相鄰之分離時脈訊號 CLK dis, 以內差方式引導出至少一內差時脈訊號 CLK dis 以形成一组時脈訊號,連同該二相鄰之分離時脈訊號 CLK dis 以形成一组時脈訊號,接著,再從該組時脈訊號中選擇一較為同步於一輸入資料 DATA in 之選定時脈訊號 CLK cs。由於以內差方式引導出至少一內差時脈訊號 CLK int 只要一組共用電路就可達成,因此不需要如習知以大量 D型正反器來達成資料取樣器,因此可以大幅減少 D型正反器數量及其所佔體積,而使製造成本大幅降低。





#### 五、發明說明 (8)

請參閱圖四為本發明之較佳實施例中一 CDR之功能方塊圖。 CDR 50包含一相移器 52、一電連接於相移器 52之資料取樣器 56、一電連接於相移器 52及資料取樣器 56之初階相位選擇器 58、一電連接於初階相位選擇器 58之多工器 60、一電連接於多工器 60之相位偵測器 62、一電連接於多工器 60、初階相位選擇器 58及相位偵測器 62之進階相位選擇器 64。

相移器 52可為類比式鎖相迴路 (analog phase-locked loop, APLL)或延遲鎖相迴路 (delay-locked loop, DLL),係依據一參考時脈訊號 CLK<sub>ref</sub> 產生複數個相位互異之分離時脈訊號 CLK<sub>dis</sub>,在本發明之較佳實施例因使用內差方式產生分離時脈,所以相移器 52可以降低到只產生 8個相位互異之分離時脈訊號 CLK<sub>0</sub>至 CLK<sub>315</sub>,即任二相鄰之分離時脈訊號 CLK<sub>dis</sub>間之相位差皆等於 45度。資料取樣器 56則依據輸入資料 DATA<sub>in</sub>之升緣所在之位置產生選擇訊號 CS。請參閱圖五為本發明之較佳實施例中 CDR 50中資料取樣器 56之結構係相似於習知 CDR 20中資料取樣器 26之結構,只是在此資料取樣器 56係以輸入資料 DATA<sub>in</sub>來取樣較少的 8個分離時脈訊號 CLK<sub>0</sub>至 CLK<sub>315</sub>,以輸出選擇訊號 CS。此外,多工器 60、相位偵測器 62及計數器 54之功能係分別相同於習知 CDR 20中之多工器 30、相位偵測器 32及計數器 24之功能,所






五、發明說明 (9)

以於此不再赘述。

CDR 50之 運 作 過 程 說 明 如 下 (在 計 數 器 54計 算 CDR 50所 接 收 到 之 輸 入 資 料 DATA in 中 之 升 緣 數 大 於 一 預 定 值 , 例 如 第二、三筆資料以後,而輸出於進階相位選擇器64之初 階校正訊號 CR。及相位選擇訊號 PS之預設值也皆已設定完 畢 , 此 說 明 留 待 後 述 ): 在 判 讀 輸 入 資 料 DATA in 之 升 緣 係 落於例如分離時脈訊號 $CLK_{135}$ 及分離時脈訊號 $CLK_{180}$ 之間 後 , 資 料 取 樣 器 56產 生 對 應 於 分 離 時 脈 訊 號 CLK 180( 或 CLK<sub>135</sub>) 之選擇訊號 CS; 之後, 初階相位選擇器 58依據選 擇訊號 CS與進階相位選擇器 64所產生之初階校正訊號 CR。 輸出分離時脈訊號 CLK 135、分離時脈訊號 CLK 180 (二相鄰之 分離時脈訊號 CLK dis )及由分離時脈訊號 CLK 135 及分離時 脈訊號 CLK 180 所內差出之分離時脈訊號 CLK 150及分離時脈 訊號 CLK 165 (CLK 150 及 CLK 165 代表至少有一內差於該二相鄰 之分離時脈訊號 CLK dis 之內差時脈訊號 CLK int ); 多工器 60依據進階相位選擇器 64所產生之相位選擇訊號 PS,選 擇輸出分離時脈訊號 CLK 135、內差時脈訊號 CLK 150、內差時 脈訊號 CLK 165 及分離時脈訊號 CLK 180 中之一作為選定時脈 訊號 CLKcs; 最後,輸出於多工器 60之選定時脈訊號 CLKcs 即為回復時脈訊號CLKrt,而回復時脈訊號CLKrt觸發輸入 資料 DATA <sub>in</sub> 之結果即為回復資料 DATA <sub>rd</sub>。

同樣地, CDR 50中之相位偵測器 62也會依據選定時脈訊






#### 五、發明說明 (10)

號 CLK cs 與輸入資料 DATA in 間之相位差以輸出用來修正多工器 60之輸出選定時脈訊號 CLK cs之相關訊號,在本發明之較佳實施例中,相位偵測器 62輸出的修正相關訊號為進階校正訊號 CR a°

請參閱圖六為本發明之較佳實施例中相位選擇訊號 CS之 變化示意圖。假設相位選擇訊號 PS之預設值係設定成 10b, 亦即多工器 60依據相位選擇訊號 PS(10b)輸出該四 個分離時脈訊號 CLK 135、 CLK 150、 CLK 165 及 CLK 180 中第二領 先之分離時脈訊號 CLK dis (亦即分離時脈訊號 CLK 165 ),若 相位偵測器 62又偵測出分離時脈訊號 CLK 165 (亦即選定時 脈訊號  $CLK_{cs}$  )係落後於輸入資料  $DATA_{in}$ ,相位偵測器 62就 會輸出一進階校正訊號 CRa, 使相位選擇訊號 PS累加 1(相 位選擇訊號 PS被校正成 11b), 使多工器 60改輸出分離時 脈訊號 CLK 135、 CLK 150、 CLK 165 及 CLK 180 中最領先之分離時 脈訊號 CLK dis (亦即分離時脈訊號 CLK 180); 假設相位選擇 訊號 PS之預設值係設定成 10b, 而相位偵測器 62又偵測出 分離時脈訊號 CLK 165 (亦即選定時脈訊號 CLK cs)係領先於輸 入資料 DATA in,相位偵測器 62就會輸出一進階校正訊號 CRa, 使相位選擇訊號 PS累減 1(相位選擇訊號 PS被校正成 01b), 使多工器 60改輸出分離時脈訊號 CLK 135、 CLK 150、 CLK 165 及 CLK 180 中 第 三 領 先 之 分 離 時 脈 訊 號 CLK dis (亦 即 分 離 時 脈 訊 號 CLK<sub>150</sub>)。







#### 五、發明說明 (11)

若相位選擇訊號 PS已屆 11b(再加上 1則需進位),而相位 偵測器 62又偵測出分離時脈訊號 CLK<sub>180</sub>(亦即選定時脈訊號 CLK<sub>185</sub>)係落後於輸入資料 DATA<sub>in</sub>,由於分離時脈訊號 CLK<sub>135</sub>、 CLK<sub>150</sub>、 CLK<sub>165</sub> 及 CLK<sub>180</sub> 中已沒有任何分離時脈訊號 CLK<sub>135</sub>、 CLK<sub>165</sub> 及 CLK<sub>180</sub> 中已沒有任何分離時脈訊號 CLK<sub>180</sub>,因此,進階相位選擇器 64每當相位選擇訊號 PS由 11b進位至 00b時,就會輸出初階校正訊號 CRp,使初階相位選擇器 58改輸出分離時脈訊號 CLK<sub>180</sub>、 CLK<sub>195</sub>、 CLK<sub>210</sub> 及 CLK<sub>225</sub> 至多工器 60,不再輸出分離時脈訊號 CLK<sub>135</sub>、 CLK<sub>136</sub>、 CLK<sub>186</sub> 及 CLK<sub>180</sub>至多工器 60。由於此時之多工器 60應輸出分離時脈訊號 CLK<sub>185</sub>(領先於分離時脈訊號 CLK<sub>180</sub>),所以相位選擇訊號 PS此時應被設定成 01b,而不是由 11b進位 1而得之 00b。換言之,當偵測出相位選擇訊號 PS需進位時,進階相位選擇器 64會將相位選擇訊號 PS歲定成 01b。

反之,若相位選擇訊號 PS已屆 00b (再減去 1 則 需退位 ),而相位偵測器 62 又偵測出分離時脈訊號  $CLK_{135}$  (亦即選定時脈訊號  $CLK_{cs}$ )係領先於輸入資料  $DATA_{in}$ ,由於分離時脈訊號  $CLK_{135}$ 、 $CLK_{150}$ 、 $CLK_{165}$  及  $CLK_{180}$  中已沒有任何分離時脈訊號  $CLK_{135}$ ,因此,進階相位選擇器 64 每當相位選擇訊號 PS 由 00 b退位至 11 b時,就會輸出初階校正訊號  $CR_p$ ,使初階相位選擇器 58 改輸出分離時脈訊號  $CLK_{105}$ 、 $CLK_{105}$   $CLK_{120}$  及  $CLK_{135}$  至多工器 60不再輸出分離時脈訊號  $CLK_{90}$ 、 $CLK_{135}$ 、 $CLK_{150}$ 、 $CLK_{165}$  及  $CLK_{180}$  至多





#### 五、發明說明 (12)

工器 60。由於此時之多工器 60應輸出分離時脈訊號 CLK 120 (落後於分離時脈訊號 CLK 135),所以相位選擇訊號 PS此時應被設定成 10b,而不是由 00b退位 1而得之 11b。換言之,當偵測出相位選擇訊號 PS需退位時,進階相位選擇器 64會將相位選擇訊號 PS設定成 10b。當然,上述關於相位選擇訊號 PS之進位、退位、以及重設 (reset)等步驟也可依其它方式執行之。

請參閱圖七之 CDR中初階相位選擇器 58一較佳實施電路圖,兩個不同分離時脈訊號 CLK  $_{dis1}$  與 CLK  $_{dis2}$ ,經由複數個反相器組合形成初階相位選擇器,其中中間的反相器 A與B我們可以適當的控制 (W/L)製程比例,而達到我們想要的內差時脈訊號 CLK  $_{int}$ ,在此以一個為例,實際可視情況而作適當延伸得到多個內差時脈訊號 CLK  $_{int}$ 。由於內差產生所脈訊號 CLK  $_{int}$ 可大量產生,因此資料取樣器 56內用以產生分離時脈訊號的 D型正反器就可以大量減少。

相較於習知 CDR 20,本發明之 CDR 50係包含用來僅產生 8個相位互異之分離時脈訊號 CLK 0至 CLK 315 之相移器 52及包含僅內含 8個 D型正反器之資料取樣器 56,因此本發明之 CDR 50具有較小之體積,當然也就消耗較少的功率。此外,本發明之 CDR 50中之初階相位選擇器 58也可視需要以相移器 52所產生之二相鄰之分離時脈訊號 CLK dis 為基礎而內差出複數個內差時脈訊號 CLK int,因此,本發明之





五、發明說明 (13)

CDR 50之使用彈性非常大。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



#### 圖式簡單說明

#### 圖式之簡單說明

圖一為習知一串列資料傳輸系統之示意圖。

圖二為圖一所顯示之串列資料傳輸系統中發送於一發送

器之輸出資料DATAout及一接收器所接收到之輸入資料

DATA in 之波形圖。

圖三為圖一所顯示之串列資料傳輸系統中一CDR中之資

料取樣器之內部電路圖。

圖四為本發明之較佳實施例中一CDR之功能方塊圖。

圖五為本發明之較佳實施例中一資料取樣器之電路圖。

圖六為本發明之較佳實施例中一相位選擇訊號CS之變化

示意圖。

圖七為本發明之CDR中初階相位選擇器一較佳實施之電路

圖。

#### 圖式之符號說明

10 串列資料傳輸系統

14 串列匯流排

20、50 時脈暨資料回復電路

24、54 計數器

28 相位選擇器

32、62 相位偵測器

58 初階相位選擇器

12 發送器

16 接收器

22、52 相移器

26、56 資料取樣器

30、60 多工器

34 D型正反器

64 進階相位選擇器



- 1.一種時脈暨資料回復電路,依據一輸入資料及一相關於該輸入資料之參考時脈訊號,產生一回復時脈訊號, 包含:
- 一相移器,依據該參考時脈訊號,產生 M個相位互異之分離時脈訊號;
- 一資料取樣器,依據該輸入資料及該 M個分離時脈訊號,產生一選擇訊號;
- 一初階相位選擇器,依據該選擇訊號,輸出二相鄰之分離時脈訊號及至少一內差時脈訊號,該內差時脈訊號之相位係介於該二相鄰之分離時脈訊號之相位間;
- 一多工器,選擇該二相鄰分離時脈訊號及該內差時脈訊號中之一,作為一選定時脈訊號並輸出;
- 一相位偵測器,接收該選定時脈訊號,作為該回復時脈訊號,若該回復時脈訊號領先或落後該輸入資料時,輸出一進階校正訊號;以及
- 一進階相位選擇器,接收該進階校正訊號,送出該相位選擇訊號到該多工器,用以調整該選定時脈訊號之選擇,與一初階校正訊號到該初階相位選擇器,用以調整該二相鄰之分離時脈訊號及對應的至少一內差時脈訊號。
- 2.如申請專利範圍第1項所述之時脈暨資料回復電路,其中該相移器為一類比式鎖相迴路。





- 3.如申請專利範圍第1項所述之時脈暨資料回復電路,其中該相移器為一延遲鎖相迴路。
- 4.如申請專利範圍第 1項所述之時脈暨資料回復電路,其中該資料取樣器係包含 M個緣觸發正反器,該輸入資料係輸入於該 M個緣觸發正反器之時脈輸入端,而該 M個分離時脈訊號係分別輸入於該 M個緣觸發正反器之資料輸入端。
- 5.如申請專利範圍第 4項所述之時脈暨資料回復電路,其中該些緣觸發正反器,皆為 D型正反器。
- 6.如申請專利範圍第 1項所述之時脈暨資料回復電路,其中該回復時脈訊號可用以觸發該輸入資料以產生一回復資料。
- 7.如申請專利範圍第 1項所述之時脈暨資料回復電路,更包括一計數器,連接該資料取樣器與該相位偵測器,用以確保該輸入資料之穩定,才輸出到該資料取樣器。
- 8.如申請專利範圍第 1項所述之時脈暨資料回復電路,其中該回復時脈訊號落後該輸入資料時,輸出該進階校正訊號為加一,該回復時脈訊號領先該輸入資料時,輸出該進階校正訊號為減一。



- 9. 如申請專利範圍第8項所述之時脈暨資料回復電路,其中該進階相位選擇器之相位選擇訊號係根據該該進階校正訊號而作修正,當該相位選擇訊號於多工器所選擇之二相鄰分離時脈訊號及該內差時脈訊號,皆落後或領先該輸入資料時,該進階相位選擇器才輸出該初階校正訊號。
- 10. 如申請專利範圍第 8項所述之時脈暨資料回復電路, 其中該初階相位選擇器係由複數個反相器構成,以該二相鄰之分離時脈訊號,使用不同 (W/L)製程比例之反相器,可形成至少一內差時脈訊號。









圖式簡單說明




- 1.一種時脈暨資料回復電路,依據一輸入資料及一相關於該輸入資料之參考時脈訊號,產生一回復時脈訊號, 包含:
- 一相移器,依據該參考時脈訊號,產生 M個相位互異之分離時脈訊號;
- 一資料取樣器,依據該輸入資料及該 M個分離時脈訊號, 產生一選擇訊號;
- 一初階相位選擇器,依據該選擇訊號,輸出二相鄰之分離時脈訊號及至少一內差時脈訊號,該內差時脈訊號之相位係介於該二相鄰之分離時脈訊號之相位間;
- 一多工器,選擇該二相鄰分離時脈訊號及該內差時脈訊號中之一,作為一選定時脈訊號並輸出;
- 一相位偵測器,接收該選定時脈訊號,作為該回復時脈訊號,若該回復時脈訊號領先或落後該輸入資料時,輸出一進階校正訊號;以及
- 一進階相位選擇器,接收該進階校正訊號,送出該相位選擇訊號到該多工器,用以調整該選定時脈訊號之選擇,與一初階校正訊號到該初階相位選擇器,用以調整該二相鄰之分離時脈訊號及對應的至少一內差時脈訊號。
- 2.如申請專利範圍第1項所述之時脈暨資料回復電路,其中該相移器為一類比式鎖相迴路。





- 3.如申請專利範圍第 1項所述之時脈暨資料回復電路,其中該相移器為一延遲鎖相迴路。
- 4.如申請專利範圍第 1項所述之時脈暨資料回復電路,其中該資料取樣器係包含 M個緣觸發正反器,該輸入資料係輸入於該 M個緣觸發正反器之時脈輸入端,而該 M個分離時脈訊號係分別輸入於該 M個緣觸發正反器之資料輸入端。
- 5.如申請專利範圍第 4項所述之時脈暨資料回復電路,其中該些緣觸發正反器,皆為 D型正反器。
- 6.如申請專利範圍第1項所述之時脈暨資料回復電路,其中該回復時脈訊號可用以觸發該輸入資料以產生一回復資料。
- 7.如申請專利範圍第 1項所述之時脈暨資料回復電路,更包括一計數器,連接該資料取樣器與該相位偵測器,用以確保該輸入資料之穩定,才輸出到該資料取樣器。
- 8.如申請專利範圍第 1項所述之時脈暨資料回復電路,其中該回復時脈訊號落後該輸入資料時,輸出該進階校正訊號為加一,該回復時脈訊號領先該輸入資料時,輸出該進階校正訊號為減一。





- 9. 如申請專利範圍第8項所述之時脈暨資料回復電路,其中該進階相位選擇器之相位選擇訊號係根據該該進階校正訊號而作修正,當該相位選擇訊號於多工器所選擇之二相鄰分離時脈訊號及該內差時脈訊號,皆落後或領先該輸入資料時,該進階相位選擇器才輸出該初階校正訊號。
- 10. 如申請專利範圍第 8項所述之時脈暨資料回復電路, 其中該初階相位選擇器係由複數個反相器構成,以該二 相鄰之分離時脈訊號,使用不同 (W/L)製程比例之反相 器,可形成至少一內差時脈訊號。

















圖

